Suche
Schließen Sie dieses Suchfeld.

Ein Blick auf die Roadmap für die europäische Leiterplattenindustrie

Straßenkarte

Multifunktionale Systemplatinen sind heute bereits Stand der Technik. Unterschiedliche Ausgangsmaterialien, Methoden und Fertigungsprozesse ermöglichen hochspezialisierte Schaltungsträger: dicht gepackt und/oder hoch integriert, HF-fähig, hochstromfähig, wärmeoptimiert und dreidimensional. Die aktuelle Technologie-Roadmap zeigt, was die Entwicklung der Leiterplattentechnologie antreibt und steuert und wo die Reise hingeht.

Die Entwicklung der Leiterplattentechnologie wurde und wird durch die Entwicklung elektronischer Bauteile vorangetrieben, deren elektrische und physikalische Eigenschaften weiter perfektioniert werden, während die Abmessungen immer kleiner werden. Dieser Prozess orientiert sich an den Funktionen, die durch die Endprodukte erreicht werden sollen. Hinzu kommen Kostendruck, Zuverlässigkeit und Lebensdauer sowie immer strengere Umweltauflagen, resümiert Ralph Fiehler, Leiter der Entwicklung bei KSG. Die KSG-Gruppe hat aktiv an der Technologie-Roadmap des ZVEI mitgewirkt. Ralph Fiehler koordinierte das zwölfköpfige Redaktionsteam des PCB-Kapitels und stellte das Kapitel der Fachwelt vor.

Die Anforderungen an die Entwicklung von Leiterplatten in den nächsten Jahren sind: Miniaturisierung durch Erhöhung der Integrationsdichte, Signalintegrität und HF-Tauglichkeit, thermisches Management sowie flexible elektronische Systeme, die physikalische und mechanische Grenzen überwinden. Die neuen hochspezialisierten Leiterplatten erfordern nicht nur Prozessmanagement beim Leiterplattenhersteller, sondern auch verbesserte Basismaterialien und geeignete Systemdesign-Tools für die Hardwareentwickler.

Einbetten: Integrierte Funktionen in der Leiterplatte

Die Miniaturisierung hat das Embedding, also das Einbetten von passiven und aktiven Bauteilen in die Leiterplatte, vorangetrieben. Das Embedding ermöglicht die für die Signalintegrität erforderlichen kurzen und impedanzangepassten Verbindungen. ICs, passive Komponenten und Sensoren werden als System in Package (SiP) auf einem PCB-Substrat integriert. Das SiP wird später selbst auf einer Leiterplatte bestückt.

Diese Entwicklung erfordert adäquate, technologische 3D-Integrationslösungen. Gleichzeitig steigen die Anforderungen an das Systemdesign, das sowohl elektrische als auch thermo-mechanische Zuverlässigkeitsaspekte berücksichtigen muss. Beim Embedding zeichnen sich folgende Trends ab: Verwendung dünnerer Substrate, Reduktion der Leitungsabstände, Verringerung der Via-Durchmesser, Erhöhung der thermomechanischen Anforderungen sowie die Zunahme des Einbettens aktiver Komponenten.

HDI/SBU-Leiterplatten mit > 10 Lagen und BGA-Abständen gleich oder kleiner als 0,5 mm

Experten sagen mehr Lagen und feinste Leiterstrukturen für HDI/SBU-Leiterplatten voraus (HDI: High Density Interconnect, SBU: Sequential Build Up). Diese Technologie macht etwa 13% der in Europa produzierten Leiterplatten aus. Typisch in Europa sind heute HDI-Multilayer mit einem Zeilenabstand von 100 µm oder weniger und 4 bis 10 Lagen.

Optimierte Signalintegrität erfordert eine noch höhere Integrationsdichte. Dazu sind die Leiterplattendesigner gezwungen, impedanzkontrollierte Multilayer mit Lagenaufbau >10 Lagen mit komplexen SBU-Strukturen 3+x+3 und ultrafeinen Leiterbildern <75/75 µm Linie/Raum zu kombinieren. Diese Entwicklung wird sich fortsetzen und an Dynamik gewinnen.

Für die Leiterplatte bedeutet dies eine Reduzierung der Innenlagen- und Leiterplattendicke, eine Erhöhung der Lochdichte und des Aspektverhältnisses, eine Minimierung der mechanischen Toleranzen sowie der Leiterplatten- und Anschlaglacktoleranzen. Darüber hinaus erwarten die Experten impedanzkontrollierte Strukturen und den Einsatz von Mischstrukturen. Das Basismaterial, die Grundlage jeder Leiterplatte, ist einer der entscheidenden Faktoren. Konkret bedeutet dies eine Erhöhung des Anteils an temperaturbeständigen, halogenfreien und CAF-beständigen Basismaterialien.

Bei der Entflechtung von Fine-Pitch-BGA-Strukturen gewinnen die Umverdrahtungsstrategien mit harz- oder kupfergefüllten gestaffelten oder gestapelten Via-Anordnungen zunehmend an Bedeutung. Ist die Entflechtung einer BGA-Struktur mit 0,8 mm Raster noch über eine Dog-Bone-Verbindung und eine Durchgangsbohrung möglich, so ist bei einer BGA-Struktur mit 0,65 mm Raster bereits eine SBU-Bestückung mit versetzten Micorvias notwendig. Das BGA-Anschlussraster von 0,5 mm oder weniger, das sich in Zukunft immer mehr durchsetzen wird, erfordert komplexere Lösungen. „Eine Umverdrahtung in der SBU-Struktur mit kupfergefüllten Stacked-Via- oder Microvia on Buried-Via-Lösungen ist unumgänglich“, sagt Ralph Fiehler.

HF-Anwendungen erfordern optimierte Laminate

Leiterplattentechnologien für Hochfrequenzanwendungen verlangen von den Basismaterialherstellern neue PTFE-Materialsysteme für Anforderungen von 80 bis 100 GHz, Laminate mit niedrigem Verlustfaktor/Dielektrizitätskonstante, begrenztem Toleranzbereich und geringerer Kupferbehandlung.

Eine Herausforderung für Designer und Leiterplattenhersteller sind die digitalen Hochgeschwindigkeitsschaltungen mit komplexer Entflechtung, z.B. von FPGAs. Während heutige Schaltungen Signale mit etwa 12,5 Gb/s verarbeiten, wird es in Zukunft Datenströme von 25Gb/s, 50Gb/s oder mehr geben, schätzt Helmut Schmucker, Segmentmanager für Leiterplattenfertigung bei Rohde & Schwarz.

Die Entflechtung in Backplanes und Motherboards kann sich über sehr lange, differentielle Signalwege, über mehrere Lagen und hochpolige Steckverbinder erstrecken. Dies macht die Signalpfade besonders kritisch in Bezug auf Einfügedämpfung und differentiellen Versatz.

Für die Entflechtung werden sehr hochlagige Strukturen, zunehmend mit HDI-Schichten, benötigt. Während derzeit 20-lagige Multilayer verwendet werden, geht der Trend in Richtung 30 Lagen. Aus Kostengründen werden die günstigeren Laminate bis an die Grenze des elektrisch und technisch Machbaren gedehnt. Gleichzeitig werden dünnere Laminatdicken ≤ 50 µm benötigt, um die Gesamtdicke und Via-Länge der Strukturen so gering wie möglich zu halten. Kritische Signaldurchkontaktierungen mit Verbindungen zu Innenlagen werden zunehmend hinterbohrt, um die notwendige Signalqualität zu erreichen.

Der HF-Experte weist auf einen weiteren wichtigen Aspekt hin: Aktuelle Prozessoren erzeugen heute Verlustleistungen von 130 W und mehr, was gleichzeitig Versorgungsströme von 140 A erfordert. Vor 5 Jahren lag die Verlustleistung noch bei 30 W.

Technische Lösungen für das Thermomanagement

Für die Antriebselektronik, die Beleuchtungstechnik und die Stromversorgungen bieten die Leiterplattenhersteller bereits eine Vielzahl von technischen Lösungen an, um hohe elektrische Leistungen unter Berücksichtigung des Thermomanagements zu übertragen.

In den nächsten Jahren werden auch hier verstärkt Embedded-Lösungen zur Integration von Gerätefunktionen zum Einsatz kommen. In den meisten Anwendungen werden kupfergefüllte oder ungefüllte Thermovias eingesetzt, um die Wärme von Hotspots auf Leiterplatten abzuführen. Die Verlustwärme des Leistungsteils wird über diese thermischen Pfade abgeführt und über Wärmespreizung auf passive oder aktive Kühlkonzepte übertragen. Wo dieses Standardkonzept an seine Grenzen stößt, kommt meist die Inlay-Technik zum Einsatz. Teilweise in die Leiterplatte eingebettete und über Thermovias verbundene Kupferinlays können den Wärmewiderstand im Wärmepfad um den Faktor 20 reduzieren und Hotspots gezielt vermeiden.

In Zukunft, so die Experten, werden zunehmend spezielle wärmeleitende Materialien in einer Hybridstruktur mit integrierten Kupfereinlagen kombiniert. Darüber hinaus machen Systemlösungen in Form des Umspritzens einer bestückten Leiterplatte mit wärmeleitendem Kunststoff (Thermoplast) die Baugruppe zu einem Gesamtsystem.

Flex und Flex-Rigid für intelligente Textilien oder Wearables

Erfüllen heute flexible oder starr-flexible Standardtechnologien die Anforderungen, werden in Zukunft auch faltbare oder gerollte Schaltungsträger benötigt, die mechanische und physikalische Grenzen überwinden. Die Anforderungen an Dehnbarkeit, Flexibilität und Hautverträglichkeit verlangen nach neuen Materialien wie Polyurethan. Das weiche und hochflexible Material passt sich unterschiedlichen Formen und Konturen an und ermöglicht so Anwendungen in der Medizintechnik direkt auf der menschlichen Haut.

Leichte, dehnbare und halbtransparente Schaltungsträger, die direkt auf Textilien laminiert werden, bieten einen hohen Komfort. Die neue Technologie verbindet die Vorteile der starren Leiterplatte, Fertigungsmöglichkeiten, Montage, Robustheit mit den Eigenschaften der Dehnbarkeit, Weichheit, Biokompatibilität von Polyurethanfolien.

Für flexible Leiterplatten formulieren die Experten vier Trends für die kommenden Jahre. Erstens eine Erhöhung der Lagenzahl im starren und flexiblen Bereich, zweitens eine Zunahme von Embedded-Lösungen mit eingebetteten ICs und Inlays, drittens eine Minimierung der mechanischen Toleranzen und viertens kleinere Leiterbild- und Anschlaglacktoleranzen.

Additive Leiterplattenfertigung

Auch jenseits der konventionellen Leiterplattenproduktion tut sich viel. Digitale und additive Fertigungstechnologien wie Laser-Direktbelichtung und Lötstoppmasken-Tintenstrahlverfahren verändern die technische Basis der Leiterplattenhersteller grundlegend. Darüber hinaus zeigen die neuesten Entwicklungen im Bereich der additiven Fertigungstechnologien mit dem 3D-Druck neue Chancen und Möglichkeiten für die additive volldigitalisierte Fertigung einer Leiterplatte außerhalb der bekannten Standardprozesse. Dies erfordert druckbare Materialien mit vergleichbaren oder besseren Endeigenschaften sowie Maschinen und Anlagen, um die Prozesskosten in einen wirtschaftlichen Korridor zu bringen.

ZVEI-Technologie-Roadmap: wertvolle Orientierung für die Branche

In der 330-seitigen ZVEI-Technologie-Roadmap „Next Generation“ zeigen Experten aus allen Bereichen der Elektronikindustrie die technologischen Trends und Innovationsfelder der Zukunft in der Elektronik. Die groß angelegte Analyse bietet Entscheidungsträgern eine wertvolle Orientierung, um Chancen und Risiken von Geschäftsfeldern und Märkten frühzeitig zu erkennen. Ralph Fiehler, KSG, hat das Redaktionsteam des 8. Kapitels Leiterplatte geleitet und erläutert die wichtigsten technologischen Entwicklungen.

 

Schreibe einen Kommentar

Deine E-Mail-Adresse wird nicht veröffentlicht. Erforderliche Felder sind mit * markiert

de_DEGerman